



摘要

太空中的辐射效应是最重要的考虑因素，因为它们会对电子元件和系统造成损害，导致潜在的失效或故障。高能粒子，如重离子和质子，可以在电子设备中引起单事件效应(SEE)，这可能导致设备性能的暂时或永久变化。此外，长期暴露在辐射中会导致电子元件和系统退化，导致可靠性和性能随着时间的推移而降低。在设计中考虑辐射效应，以及对空间系统进行测试是确保其在恶劣的空间辐射环境中正常长期工作的必要条件。

下一代空间系统一直在寻求更高的计算性能，以服务于现代应用(实时图像/视频处理、科学数据分析、通信、自主操作、人工智能和航空电子设备)，并实现新的任务(轨道、空间寿命、卫星冗余/星座)。由于传统的防辐射设备无法提供高计算性能，因此设计人员现在必须考虑来自工业市场的更多标准的计算解决方案，同时确保他们使用这些解决方案构建的系统仍然可以在辐射下安全运行并具有可接受的使用寿命。

Teledyne e2v 可提供计算密集型耐辐射数字处理解决方案，如 Arm®Cortex®-A72 处理器和高速 DDR4 内存。QLS1046-Space 是基于这两个独立器件的优化的耐辐射模块。

本文的第一部分将描述 Teledyne e2v 采用的测试和表征这个耐辐射高速数字处理解决方案的策略，然后介绍了 QLS1046-Space 产品及其宇航级特有的特性，接着介绍在 QLS1046-Space 上应用的辐射测试的装置和方法，以及在重离子、质子、TID 和辐射缓解方面的实验结果。

关键词: 边缘计算, 高速处理, 辐射, SEE, TID, SEL, 质子, 缓解

宇航级耐辐射器件的一般辐射测试策略

电子元件的辐射性能是空间应用中的关键问题之一。必须对元件进行广泛的辐射测试，以确定其行为特征。耐辐射器件通常是最初为工业市场设计的具有高水平计算性能的器件。这些器件被选择用于宇航应用，因为它们可实现强大的性能，并在 TID 和栓锁免疫(SEL)方面具有良好的辐射性能。在辐射方面，耐辐射设备可以承受翻转(SEU)和功能中断(SEFI)事件。参与空间系统开发的项目团队需要掌握使用的器件的辐射特性数据，以便能够计算和预测飞行中的错误率。如果错误率过高，则需要采用辐射缓解技术。



Teledyne e2v 对其耐辐射解决方案进行完整的辐射测试。辐射测试策略依赖于三个关键要素(图 1)。



图 1: 辐射测试策略的关键要素

第一步是 SEE 重离子测试，可验证器件的 SEL 免疫性，和暴露于重离子时发生的 SEU 和 SEFI 效应。SEE 的质子测试可以作为重离子测试的补充，因为 LEO 任务更容易受到质子的影响，而最新的器件对质子的灵敏度更高。下一步进行 TID 测试以验证该器件在不降低功能和性能的情况下能够承受多少辐射剂量。TID 通常与使用该器件的任务持续时间有关，具体取决于轨道高度。辐射试验的最后一部分是辐射效应的缓解，重点是 SEU 和 SEFI。Teledyne e2v 提出从单粒子事件中恢复的方法，实现该方法，然后在射线下进行了测试。根据测试结果，可向用户提出一些缓解辐射影响的方法或建议。对于同一类型的测试，有时需要在射线下进行多次测试，特别是对于像处理器这样的复杂器件。

为了在辐射下进行不同的测试，Teledyne e2v 设计和制造了特定的测试板，以满足测试的需要，例如监控电源、增加相关外设以及处理器件散热。除了硬件以外，Teledyne 还开发了一些特定的测试软件来测试待测器件的不同的功能模块。

该综合辐射测试策略已应用于 Teledyne e2v 公司的 QLS1046-Space 处理模块。在下一节中，本文将简单介绍该器件，然后给出辐射测试结果。

QLS1046-SPACE 简介

QLS1046-Space 是一款集成的空间耐辐射计算密集型集成解决方案，由 Teledyne e2v 设计，尺寸为 44 x 26mm[2]。它集成了 Teledyne e2v LS1046-Space 和 DDR4T04G72 产品。

这款通用计算机器件既可以被用于许多的太空计算密集型应用，也可以为嵌入人工智能的太空系统服务，因为它可以运行深度学习人工智能算法，例如在太空中进行图像处理。它既能在边缘对信息进行预处理，又能减少发送到地面时的下行带宽。QLS1046-Space 的典型终端应用包括：

- 通信卫星/星座，嵌入 AI/安全
- 着陆和航空电子空间系统，机器人和机械臂控制
- 人类任务探索，科学任务
- 预警，观测卫星-安全/自动情况检测和感知/人工智能
- 太空防御
- 高带宽空间观测
- 气象卫星



LS1046-Space 是一款基于 ARM Cortex-A72 的四核处理器，运行频率高达 1.8GHz，具有 30k DMIPS 计算能力，ECC 保护的 L1 和 L2 缓存，以及一套丰富的外设，如数据包处理加速、1/10 Gb 以太网、PCIe®Gen3、SPI、I²C、UART 等。它符合高达 Level 1 级的宇航级标准(NASA EEE- INST-002 - Section M4 - PEMs & ECSS-Q-ST-60-13C)。

DDR4T04G72 是 4GB 耐辐射 DDR4 内存多芯片封装(MCP)，最高速度可达 2.4GT/s。它符合高达 Level 1 级的宇航级标准(NASA EEE- INST-002 - Section M4 - PEMs & ECSS-Q-ST-60-13C)。

以下各节将介绍为表征 QLS1046-Space 模块而进行的辐射测试的结果。由于该模块具有两个器件，因此我们采用的测试策略是一次照射一个器件，以独立表征其辐射性能。对于每个测试，首先介绍如何设置，然后给出主要的测试结果。本文将给出获得的所有测试结果的摘要，并重点介绍质子测试和结果，因为这是最近进行的测试。



图 2: LS1046-Space, DDR4T04G72, QLS1046-Space

SEE—重离子，包括SEL

LS1046-SPACE 处理器

我们所使用的测试装置由 3 个不同的电路板组成。“STB026”允许记录数据(电压/电流)和重置/重新启动板级锁定管理。“DIB430A”采用 QLS1046-Space 模块并实现其基本功能(存储器，时钟等)。“DIB378A”具有外设功能，并执行与系统其余部分的接口。计算机用于管理测试设置并存储 FPGA 时间戳的所有数据。

测试过程中，CPU 与测试板通过不同的接口进行通信。一个 UART 用于通用目的和调试。另一个 UART 用于心跳和引导检测。处理器的 flash 控制器(IFC)用于将 CPU 的测试数据发送到 FPGA，并从 FPGA 获取测试配置。两个以太网链路(一个 SGMII 和一个 RGMII)连接到 FPGA，以便可以测试这些接口。通过 FPGA 配置 CPU 测试软件，动态选择辐射测试过程中使用的接口和外设。CPU 通过 UART 定时向 FPGA 发送心跳信号。FPGA 监控 CPU 活动，如果检测到 SEFI，即心跳停止时，会启动操作。对于 SEFI，我们使用一种简单的算法对 SEFI 进行分类和恢复，如图 4 所示。这允许通过恢复方法对 SEFI 事件进行分类。




图 3: QLS1046-Space 的 SEE 测试设置




图 4: SEFI 分类流程图

由于 LS1046 处理器具有倒装芯片结构，因此测试样品被打薄以允许辐射光束与芯片的有效部分相互作用。测试在 RADEF 设施[3]进行，样品表面的有效 LET 如图 5 所示。

栓锁测试(SEL)在最高工作温度 125° C 和最高工作电压下进行。三个器件被测试到 1e7 ions /cm²。实验结果表明，当器件被 LET 为 62 MeV/(mg/cm²)的离子束照射时，没有 SEL 引起的永久性损伤。

16.3 MeV/n cocktail in air			
Ion	Range	LET at surface	LET in air and through 75µ of Silicon
	microns	MeV/(mg/cm²)	MeV/(mg/cm²)
17O6+	481	1.52	1.8
20Ne7+	360	2.3	2.6
40Ar14+	264	7.2	8
57Fe20+	214	13.3	16
89Kr29+	185	24.5	32
126Xe44+	157	48.5	62.5

图 5: 有效 LET

对于 SEU 和 SEFI，我们也在正常工作电压和室温下进行了高达 62 MeV/(mg/cm²)的测试。我们计算了器件 CPU 的 SEFI 截面的值，表 1 给出了一些模拟错误率。一个重要的结论是，从 SEFI 事件中恢复不需要电源周期。

Orbit	GEO (35784 km)	GEO (35784 km)	ISS 51.50 400 km;400 km	ISS 51.50 400 km;400 km	Proba 2 99.28 720 km	Proba 2 99.28 720 km
Magnetic weather	quiet	quiet	quiet	quiet	quiet	quiet
trapped protons	AP8min	AP8min				
solar conditions	solar min	flare (worst day)	solar min	solar worst day	quiet	solar worst day
shielding	1 g/cm²	1 g/cm²	1 g/cm²	1 g/cm²	1 g/cm²	1 g/cm²
SEFI/day	0.01	11.70	0.00	0.01	0.01	2.61

表 1: SEFI 错误率 (OMERE 5.3 和 CREME 96)



对于 L2 缓存和片上 RAM 的 SEU 性能，我们也计算了截面，错误率如表 2 所示。

Orbit	GEO (35784 km)	GEO (35784 km)	ISS 51.50 400 km;400 km	ISS 51.50 400 km;400 km	Proba 2 99.28 720 km	Proba 2 99.28 720 km
Magnetic weather	quiet	quiet	quiet	quiet	quiet	quiet
trapped protons	AP8min	AP8min				
solar conditions	solar min	flare (worst day)	solar min	solar worst day	quiet	solar worst day
shielding	1 g/cm ²	1 g/cm ²	1 g/cm ²	1 g/cm ²	1 g/cm ²	1 g/cm ²
SEU/day	0.20	176.00	0.04	0.75	0.11	40.20

表2: SEU 错误率 (OMERE 5.3 和 CREME 96)

上述的 SEU/SEFI 结果表征了处理器核心的性能。我们对 LS1046 的相关外设也进行了广泛的测试，如 DDR4 控制器、PCIe 接口、SPI 等，由于测试结果较多，本文没有给出，可以在相应的辐射报告中找到。

DDR4 内存 DDR4T04G72

DDR4 内存通过两种方式进行了测试。一方面，它在 QLS1046-Space 模块级别进行了测试，与上一节中描述的设置相同(图 3)。此外，它还在单裸片配置中进行了测试，以获得在辐射下发生的情况的精细描述。我们将 SODIMM 子板连接到专用于测试 DDR4 存储器的监控系统(图 6)进行单裸片测试。在这种设置中，存储器直接连接到 FPGA，并监控电源以检测 SEL:




图6: DDR4 单裸片测试的设置



SEL 测试在 RADEF 进行，在最大电源电压和 95° C 的工作温度下，采用单裸片设置。当 LET 达到 60 MeV/(mg/cm²)时，未检测到 SEL 事件。SEU/SEFI 也使用相同的设置进行测试，使用两种测试模式，一种是静态的，一种是动态的，如图 7 所示。这些测试都是在标称电压和室温下进行的。




图 7: 动态模式(左)和静态模式(右)的测试原理




图 8: 单裸片级别的逻辑错误截面

行和列错误是指在单行或单列中出现大量错误地址的逻辑错误。在 SEFI 中，行和列错误被称为“逻辑错误”，相关截面如图 8 所示。我们也统计了 SEU，并绘制了相关截面。

DDR4 上的 SEU 和 SEFI 也在 QLS1046-Space 模块级进行了测试。图 9 显示了 SEU 截面的结果。我们对 SEFI 进行分类，并证明 DDR4 复位可清除所有 SEFI，测试的 LET 高达 25 MeV/(mg/cm²)。



图 9: 模块级的 SEU 截面

我们在单裸片设置下进行了额外的测试，以评估缓解方案。恢复逻辑错误的方案之一是同时复位 DDR4 和 FPGA DDR4 控制器。表 3 显示，对于无 SEFI 的迭代，大多数逻辑错误(LE)在重置后得到修复。例如，在 RUN006 上，在发生 LE 的 30 个迭代中，有 29 个被成功恢复。最重要的是，即使在重置期间没有执行刷新，数据内容也保持安全。这意味着在逻辑错误的情况下，应用程序可以在复位后立即恢复正常操作。

RUN	Fluence (ions.cm ⁻²)	Iterations with LE Pre-Reset	Iterations with LE Post-Reset	LE on R1	LE on R2	LE on R3 (post-Reset)
RUN003	2.22E+05	13	1	84	83	1
RUN006	6.52E+05	30	1	217	217	1

图 3: 使用复位恢复逻辑错误

在不同的重离子测试中，很少检测到 stuck bit，而且当内存没有受到辐射时，它们会随着时间的推移而恢复。



SEE/质子

所有质子测试均在室温和标称工作电压下进行。

LS1046-SPACE 处理器

对于 LS1046 的质子测试，我们使用主能量为 190MeV 的粒子束，两个样品上的最大束流能量为 187MeV。测试方法和设置与重离子测试相同(图 3 和图 4)。当检测到 SEFI 时，束流停止，直到 CPU 产生心跳。软件包括测试片上 RAM 和二级缓存的例程。我们在 L2 高速缓存上进行了有 ECC 保护和没有 ECC 保护的测试，结果如表 4 所示。对于片上 RAM，ECC 总是启用的。

Run number	Fluence [cm ⁻²]	Duration [s]	Energy [MeV]	Board id	SD card image	Test mode	L2 cache				OnChip RAM				Effective fluence [cm ⁻²]	L2 SBU cross-section [cm ²]
							SBU	MBU2	Large errors	Large errors (data = 0)	SBU	MBU2	Large errors	Large errors (data = 0)		
RUN005	1.00E+11	1200	187	1	21h27	ECC off	4158	1	0	183	0	0	0	3	9.82E+10	4.24E-08
RUN006	1.00E+11	1117	187	1	21h24	ECC on	0	0	0	0	0	0	0	3	9.27E+10	0.00E+00
RUN007	6.79E+10	790	100	1	21h24	ECC on	0	0	0	0	0	0	0	3	6.48E+10	0.00E+00
RUN008	1.00E+11	1153	100	1	21h27	ECC off	4492	0	1	205	0	0	0	1	9.58E+10	4.69E-08
RUN009	1.00E+11	1190	100	5	21h27	ECC off	4251	0	0	198	1	0	0	1	9.43E+10	4.51E-08
RUN010	1.00E+11	852	187	5	21h27	ECC off	3893	2	2	165	1	0	0	0	9.74E+10	4.00E-08
RUN011	1.00E+11	1046	187	5	21h24	ECC on	0	0	0	0	1	0	0	1	7.11E+10	0.00E+00
RUN012	1.00E+11	1208	100	5	21h24	ECC on	328	0	0	15	0	0	1	2	9.28E+10	3.53E-09
RUN013	1.00E+11	1134	30	5	21h24	ECC on	0	0	0	0	0	1	0	2	8.60E+10	0.00E+00
RUN014	1.00E+11	1287	10	5	21h24	ECC on	1	0	0	1	1	0	0	1	8.70E+10	1.15E-11
RUN015	9.06E+10	1364	10	5	21h27	ECC off	3134	0	0	184	0	0	0	44	7.45E+10	4.21E-08
RUN021	1.00E+11	1538	30	5	21h27	ECC off	5045	1	0	221	0	0	0	3	7.32E+10	6.89E-08
RUN022	1.00E+11	1386	30	1	21h27	ECC off	4710	2	2	253	0	0	0	1	9.16E+10	5.14E-08
RUN023	9.68E+10	1547	10	1	21h27	ECC off	3729	2	0	164	0	0	0	4	8.57E+10	4.35E-08

表4: LS1046-Space 的质子测试结果

我们在片上 RAM 和二级缓存上都观察到了 SEU。这些事件被分为三类，SBU(单比特翻转)、MBU2(两比特翻转)和大错误(短时间内大量错误)。在片上 RAM 中观察到很少的 SBU，这是预料之中的，因为它总是被 ECC 保护的。当启用 ECC 时，SBU 不会出现在 L2 缓存中。这表明 ECC 可处理 SBU。在 RUN012 中出现了例外，即使启用了 ECC，也会观察到“偶然的 SBU”。一种解释是 ECC 在运行过程中被一个 SEU 禁用了。图 10 显示了禁用 ECC 时 L2 缓存的 SBU 截面。

在两个存储器中也检测到少量 MBU2。我们监视了 CPU SEFI，其横截面如图 11 所示。




图 10: ECC 禁用时 L2 缓存的 SBU 截面




图 11: CPU SEFI 截面



DDR4 内存 DDR4T04G72

DDR4 质子测试采用单裸片设置(图 6)，质子束的主能量为 190MeV，两个样品的最大质子束能量为 184MeV。表 5 显示了测试结果的摘要。

所有的翻转都是单比特翻转(SBU)，这意味着它们可以用 ECC 进行校正。图 12 绘制了 DDR4 的质子测试的翻转截面。结果表明，在所有能量下，SEU 的灵敏度在 $1e-20 \text{ cm}^2/\text{bit}$ 范围内。

RUN	Proton energy (MeV)	Fluence ($\text{pt}\cdot\text{cm}^{-2}$)	Dose (krad)	Duration (s)	BoardID	Bits	Upsets	Upset cross-section (cm^2/bit)	Row errors	Column errors
RUN001	100	1.00E+11	9.34	1477	6	8,589,934,592	7	8.15E-21	6770	692
RUN002	190	1.00E+11	6.00	1493	6	8,589,934,592	5	5.82E-21	5144	418
RUN006	190	1.00E+11	6.00	1418	7	8,589,934,592	11	1.28E-20	17505	448
RUN007	100	1.00E+11	9.34	1414	7	8,589,934,592	10	1.16E-20	12075	374
RUN010	50	1.00E+11	15.82	1498	7	8,589,934,592	99	1.15E-19	14595	287
RUN011	30	1.00E+11	23.63	1572	7	8,589,934,592	10	1.16E-20	10024	216
RUN012	30	1.00E+11	23.63	1429	6	8,589,934,592	10	1.16E-20	8148	392
RUN013	50	1.00E+11	15.82	1487	6	8,589,934,592	2	2.33E-21	8665	544

图5: DDR4 内存的质子测试结果




图 12: DDR4 SEU 截面

通过先前成功应用于重离子的复位缓解技术，可以恢复所有行和列的误差。在质子的作用下，随着时间的推移，DDR4 内存中也出现了一些 stuck bit。

TID

我们在 LS1046 处理器和 DDR4 内存上分别进行了 TID 测试。为了确保电气测试的全面覆盖，Teledyne e2v 使用自己的工业测试设备 UltraFLEX 测试系统。这个数字测试仪也用于器件生产，它可提供与 NXP (LS1046A 的原始制造商) 兼容的 100% 的测试覆盖率。

对于 LS1046，使用虚拟软件将 6 个样品的偏置打开。6 个样品偏置关闭，所有引脚都连接到带插座的专用偏置板上的地。根据[1]，采用“非涌入”方法进行电气测量。测试进行到高达 100 krad(Si)的剂量，所有 LS1046 样品都成功通过了电气测试。

对于 DDR4 内存，测试方法与处理器相同，5 个样本偏置打开，5 个样本偏置关闭。测试进行到高达 100 krad(Si)。Teledyne e2v 的 DDR4T04G72 存储器已被评估并配置为适合空间应用的部件，总电离剂量可达 100krad(Si)。



结论

本文讨论了 Teledyne e2v 在其 QLS1046-Space 处理模块上采用的辐射策略，简要总结了测试结果，以证明该耐辐射处理模块拥有良好的辐射性能。详细的结果可在官方辐射报告中查阅，您可向 Teledyne e2v 索取报告。借助完整的辐射报告，辐射专家和系统工程师可以预测他们的系统在暴露于辐射时的行为。

参考文献

- [1] ESCC basic specification no. 22900, issue 5, "Total dose steady-state irradiation test method", June 2016
 [2] Datasheet of the QLS1046-Space https://semiconductors.teledyneimaging.com/media/2482/qls1046a_ds-60s-217489-d.pdf
 [3] RADEF radiation testing facilities <https://www.jyu.fi/science/en/physics/research/infrastructures/accelerator-laboratory/radiation-effects-facility>



更多信息，请联系：

Thomas Porchez,
应用支持，
数据处理解决方案

thomas.porchez@teledyne.com



更多信息，请联系：

Wilfrid Bertrand,
系统开发工程师，
数据处理解决方案

wilfrid.bertrand@teledyne.com



更多信息，请联系：

Thomas Guillemain,
市场和业务发展，
数据处理解决方案

thomas.guillemain@teledyne.com

